開発のヒント

周辺機能、I/O、メモリ

UG(Update Generation)ビットの設定

タイマの自動再ロードレジスタはプレロード・レジスタとシャドー・レジスタの2段構成になっています。

プレロード・レジスタの内容は、更新イベントが発生すると、シャドー・レジスタ内へ転送されます更新イベントは、カウンタがオーバー/アンダー・フローに到達した時に発生します。

タイマの初期設定直後は、更新イベントが発生していないので、シャドー・レジスタの値は不定です。

その為、最初のオーバー / アンダー・フローは不定期間で発生してしまいます。

シャドー・レジスタの値を確定するためには、ソフトウエアでUG(Update Generation)ビットを設定します。

UGビットを設定すると、ソフトウエアで更新イベントを発生させることができますので、プレロード・レジスタの内容は、シャドー・レジスタ内へ転送されます。

過去の開発のヒントはこちら